

PAT-NO: JP359222951A

DOCUMENT-IDENTIFIER: JP 59222951 A

TITLE: LEAD FRAME FOR SEMICONDUCTOR DEVICE

PUBN-DATE: December 14, 1984

INVENTOR-INFORMATION:

NAME

YAMANAKA, SEISAKU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SUMITOMO ELECTRIC IND LTD

N/A

APPL-NO: JP58098881

APPL-DATE: June 2, 1983

INT-CL (IPC): H01L023/48, H01L021/60

US-CL-CURRENT: 257/674, 257/E23.046

ABSTRACT:

PURPOSE: To form the gaps and pitches of inner lead parts less without reducing the strength of outer lead parts as well as to enhance the integration degree by a method wherein the inner lead parts are formed in such a way that the thickness thereof becomes thinner as the thickness gets nearer to the tips thereof.

CONSTITUTION: A gold or silver plating 4 is performed on the tips of inner lead parts 3a, the parts of plating 4 and a semiconductor element 5 adhered on a tub 2 are mutually connected by bonding wires 6, a resin molding 7 is performed on these parts and these parts have been integrally formed in one body. Leads 3 are formed in such a way that the thickness thereof becomes thinner as the thickness gets nearer to the tips thereof. For manufacturing a lead frame by performing an electroforming, a matrix for the whole lead frame is made first and an electroforming is performed on the matrix up to the plate thickness, which is required at the tips of the inner lead parts 3a. After then, the tips of the inner lead parts 3a are performed a masking, an electroforming is performed up to the plate thickness, which is required at outer lead parts 3b, and the tip parts of the inner lead parts 3a are peeled off from the mask and the matrix, thereby enabling to obtain the desired lead

frame.

COPYRIGHT: (C)1984,JPO&Japio

⑨ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭59-222951

⑤ Int. Cl.³
H 01 L 23/48
21/60

識別記号

庁内整理番号
7357-5F
6732-5F

⑬ 公開 昭和59年(1984)12月14日

発明の数 1
審査請求 未請求

(全 4 頁)

⑭ 半導体装置用リードフレーム

友電気工業株式会社伊丹製作所
内

⑯ 特 願 昭58-98881

⑰ 出 願 人 住友電気工業株式会社

⑱ 出 願 昭58(1983)6月2日

大阪市東区北浜5丁目15番地

⑲ 発 明 者 山中正策

⑳ 代 理 人 弁理士 鎌田文二

伊丹市昆陽北1丁目1番1号住

明 細 書

1. 発明の名称

半導体装置用リードフレーム

2. 特許請求の範囲

- (1) フレームに所要の間隙をおいて多数のリードを設けた半導体装置用リードフレームにおいて、リードの厚さをリード先端に至るに従い次第に薄くなるよう形成したことを特徴とする半導体装置用リードフレーム。
- (2) 上記リードの先端部を含むインナーリード部をその先端に至るに従いアウターリード部より次第に薄くなるよう形成したことを特徴とする特許請求の範囲第1項に記載の半導体装置用リードフレーム。
- (3) 上記のリードフレームを電鍮により形成したことを特徴とする特許請求の範囲第1項又は第2項に記載の半導体装置用リードフレーム。
- (4) 上記リードを鉄・ニッケル合金により形成し、上下両端においてはニッケルの割合を35~50%以下、中間部において鉄の割合を50%を超

えるようにした特許請求の範囲第3項に記載の半導体装置用リードフレーム。

- (5) 上記リードを異種金属の積層体により形成したことを特徴とする特許請求の範囲第3項に記載の半導体装置用リードフレーム。

3. 発明の詳細な説明

(イ) 産業上の利用分野

この発明は、半導体装置用リードフレーム、特に80端子を超える多数の端子をもった半導体装置に使用し得る高密度実装用のリードフレームに関するものである。

(ロ) 従来技術

従来、半導体装置においては、第1図に示すようなリードフレームが使用されている。このリードフレームは、フレーム1の中央部に半導体装置を載せるためのタブ2を設け、そのタブ2に向けて多数のリード3を設けたものであり、リード3の先端と半導体装置間にワイヤボンディングが施され、電気的な接続が行なわれる。リード3は半導体装置とともに樹脂モールド

されるインナーリード部3aと、樹脂モールド外において背面側へ屈曲されプリント基板に差込まれるアウタリード部3bとから成る。

上記構造のリードフレームは、撓曲性に優れ、外部との接続の信頼性が高い利点があり、従来約80端子までの半導体装置に使用されている。

(イ) 発明によつて解決しようとする問題点

上記のリードフレームは、打抜き法又はフォトリソ法によつて製作されるが、いずれの方法による場合も材料の板厚より小さい間隙を安定して精度よくあけることは困難であり、現状では板厚0.25mmで、リード間の間隙は強度上0.20mmが限度である。

一方、半導体素子の集積度が高まるに伴い、毎極端子数が増大し、これに対応できるリードフレームが要求されるが、従来のリードフレームによつてこれに対処しようとするれば、全体のサイズを大きくしてリード数を増大せざるをえなかつた。

そこで、この発明は全体のサイズを左程大き

くしないで80端子以上の半導体装置に対応できるリードフレームを提供することを目的とするものである。

(ロ) 問題点を解決するための手段

上記の目的を達成するために、この発明はリードフレームにおけるリードの厚さをリード先端に至るに従い次第に薄くなるように形成したものである。

リードをこのように形成すると、リード先端部においてリード間の間隙を従来より小さくすることができるとともに、リード基部においては十分な強度をもたせることができる。

(ハ) 実施例

第2図はこの発明のリードフレームを使用し、て製作した半導体装置の一例である。

インナーリード部3aの先端に金又は銀メッキ4を施し、そのメッキ4の部分とタブ2上に固着した半導体素子5とをボンディングワイヤ6により接続し、これらの部分に樹脂モールド7を施し一体化している。

第3図は上記リード3及びタブ2の拡大断面図である。第2図及び第3図からわかるように、リード3は先端に至るに従い次第に薄くなるように形成されている。また、第3図の場合のリード3は、銅又は銅合金層8の上下に鉄・ニッケル合金層9、9を設けた積層体によつて形成したものを示しているが、銅又は銅合金の単層又は鉄・ニッケル合金の単層で形成してもよい。また、鉄・ニッケル合金層の場合、これを三層に分け、上下両層においてはニッケルの割合を35～50%とすることによつて半導体素子と熱膨張特性を合わせ、また中間層においては鉄の割合を50%を超えようようにすることにより、コストを低減し、また熱伝導率を向上することができる。

上記のようなリード3を有するリードフレームは、電鍍(エレクトロフォーミング)によつて製作することができる。電鍍は、液体となる母型上に所望厚さをもつて所要の金属めつきを施し、その後に母型からめつき部分を剝離して

製品とする手段をいい、めつき厚を任意にコントロールすることにより、任意の厚さをもつた製品を得ることができるものである。

電鍍により、上記のリードフレームを製作するには、まずリードフレーム全体の母型を作成し、その母型上にインナーリード部3aの先端部に要求される板厚まで電鍍を行ない、その後インナーリード部3aの先端部をマスクし、アウタリード部3bで要求される板厚まで電鍍を行ない、マスクおよび母型から剝離することにより、所要のリードフレームを得ることができる。

また、インナーリード部に3aにマスクを被せる方法に代えて、第4図に示すような、孔10のあいた隔壁11を用い、孔10部分にインナーリード部3aを対向させて電鍍を行なうことにより、アウタリード部3bからインナーリード部3aにかけて次第に薄くなるめつき層を形成することができる。

なお、インナーリード部3aの先端やタブ2

上に施す金や銀の部分めつき処理は電鍍の最終工程において電鍍に連綿した工程として行なうことができる。

次に、128本のリードを有するリードフレームの具体的な製造方法を説明する。

(1) 〔鉄・ニッケル単層の場合〕

陰極板として、溶解金属の剥離を容易にするため鏡面仕上げしたステンレス鋼を使用し、その面にフォトリソ法により所要の陰極パターンを形成した。陽極として、第4図に示すように、インナーリード部に対応する部分に孔を設けた4.2%ニッケル・鉄合金板を使用した。スルファミン酸浴により、ニッケルを40~50%にコントロールした鉄・ニッケル合金めつき層を陰極側に堆積させた。このときのめつき厚は、インナーリード部で0.05~0.07mm、アウターリード部で0.13~0.15mmであった。

なお、上記の電鍍後、インナーリード部に対応した部分にのみ第4図のごとき孔を設けたアクリル樹脂板を陰極板に重ね、シアン浴により

インナーリード部先端に銀めつきを施した。

(2) 〔積層体の場合〕

陰極は上記1と同様。第1回目の電鍍において、陽極として鉄・ニッケル合金板を使用し、陰極側にニッケルを40~50%にコントロールした0.015~0.020mmの鉄・ニッケル合金層を全面均一に電着させた。次に、第2回目の電鍍において、第4図に示すごとき孔のあいたリン脱炭銅板を陽極とし、硫酸銅浴にて電鍍を行ない、インナーリード部の累積めつき厚0.03~0.05mm、アウターリード部の累積めつき厚0.11~0.14mmを得た。第3回目の電鍍を第1回目と同様に行ないインナーリード部の累積めつき層0.05~0.07mm、アウターリード部の累積めつき層0.13~0.15mmの三層構造のリードフレームを作成した。

(3) 効果

以上述べたように、この発明のリードフレームは、リードの厚さをリード先端に至るに従い薄くなるよう形成したことにより、アウターリ

ード部における強度を低下することなく、インナーリード部の間隔及びピッチを従来の場合より小さく形成できるので、集積度が高く、したがって端子数の多い半導体素子に使用することができる。

なお、この発明のリードフレームを用いた半導体装置の大きさ(封止樹脂の平面形状)の一例を従来例との比較で示せば次のとおりである。

従来の80ピンの場合：15×20mm


この発明の128ピンの場合：18×22mm

従来法による128ピンの場合：24×32mm



4. 図面の簡単な説明

第1図は従来のリードフレームの平面図、第2図はこの発明のリードフレームを使用して製作した半導体装置の断面図、第3図はこの発明の場合のリードの拡大断面図、第4図は陽極板の拡大斜視図である。

1…フレーム、2…タブ、3…リード、3a…インナーリード部、3b…アウターリード部。



第2図



第4図

